• Welcome to TUKE FÓRUM - Fórum pre Å¡tudentov Technickej Univerzity v KoÅ¡iciach.
 

NCS

Started by cepi, 03.10.2009, 16:13:19

« predchádzajúce - ïal¹ie »
Print
Go Down Pages 1 2 3 4
User actions

d3xter

#75
15.01.2010, 06:11:37
zdravim

surne potrebujem najst chybu v mojom programe.
vsetko ide, no pri simulacii mi os Y (vystup) svieti na cerveno a ja ani za nic neviem najst chybu.
tuto je ten program: http://www.ulozisko.sk/251685/automat_mealy.rar

ako nazov napoveda, tak ide o automat typu mealy, ktory pri vstupnej postupnosti 10101 da vystup 1, inak 0.

ak by bol niekto taky dobry a pozrel sa nato, tak mi tym zachrani krk, lebo zajtra (teda vlstne uz dnes) to musim poslat.

vopred velmi dakujem

provasik

#76
15.01.2010, 12:00:11 Last Edit: 15.01.2010, 12:11:43 by provasik
Nemam tu FPGA tak si to neviem overit, ale ked mne pri simulaci svietilo cervenim tak bol problem to ze nejake signali neboli inicializovane alebo inim sposobom neboli deinovane, ak chces mohol by som ti poslat moje zadanie, mal som takmer rovnake len retazec bol 10100 a mal som z neho A-cko, teda ak sa jedna o synchronny automat...

EDIT: UMM Kolega, nedalo mi to a som instalovavl FPGA a vies - aby ti nieco fungovalo tak to musis mat najprv naprogramovane (zial je tomu tak, opacne to nejde), lebo aspon u mna su vsetky architecture subory prazdne, tak samozrejme ze Y bude nedefinovany ....

johnyo13

#77
15.01.2010, 14:23:16
mne sa stalo cosi podobne, ked som robil zadanie, proste ked som otvoril v wordpade tie subory, tak tam bol zdrojak, ale FPGA hlasil ze subor je prazdny, nevedel som tom ale nijak napravit, tak som musel robit zadanie nanovo...
v tomto pripade vidim stavovy diagram aj celkovu schemu, ale nemozem otvorit test, cize tazko najst chybu :)
☼Ѿ☼ ... ☼Ѿ☼

d3xter

#78
15.01.2010, 18:44:12
Quote from: provasik on  15.01.2010, 12:00:11
Nemam tu FPGA tak si to neviem overit, ale ked mne pri simulaci svietilo cervenim tak bol problem to ze nejake signali neboli inicializovane alebo inim sposobom neboli deinovane, ak chces mohol by som ti poslat moje zadanie, mal som takmer rovnake len retazec bol 10100 a mal som z neho A-cko, teda ak sa jedna o synchronny automat...

EDIT: UMM Kolega, nedalo mi to a som instalovavl FPGA a vies - aby ti nieco fungovalo tak to musis mat najprv naprogramovane (zial je tomu tak, opacne to nejde), lebo aspon u mna su vsetky architecture subory prazdne, tak samozrejme ze Y bude nedefinovany ....

dik moc ze si ma nasmeroval spravnym smerom. aj som si myslel ze to bude nejaka hlupa chyba.
ale ten program by si aj tak mohol niekam upnut :) teda postaci testovaci subor :)

Speedy2003

#79
26.01.2010, 17:31:43
moze niekto napisat tu postupnost prikazov, ktoru sme zadavali pri simulacii na zaciatku? nieco ako do, do nieco s work, lebo touz nemam nikde napisane

roman5555

#80
26.01.2010, 17:54:03
A prosim ti z vas ktori to uz maju za sebou nenapisali by ste nejaky navod co urobit , stlacit a tak aby som urobil skusku ??  dakujem budem vam velmi zaviazany popripade sa aj odmenim

Casso

#81
26.01.2010, 18:48:55 Last Edit: 26.01.2010, 18:54:11 by Casso
fuf, vhdlko uz nemam v kompe, ale strucne po pamati (niektore veci sa mozu volat inak):

1. navrhnut schemu:
a.) Vytvorit New design VHDL
b.) obkreslit podla obrazka

2. navrhnut testovaci obvod:
a.) new >> vhdl combined
b.) navrhnut testovaci obvod (napr podla mojho http://casso.ic.cz/temp/skuska_ncs/tester_d_tester_d_code.vhd )

3. skontrolovat oba subory (ikonka s takymi dvoma zelenymi sipkami ako na kazetakoch fastforward), ulozit a zavriet FPGA

4. Simulacia v ModelSim:
a.) zmenit priecinok: menu file>>change working directory a zvolit priecinok kde su .vhd subory
b.) v menu treba najst compile a zvolit oba  .vhd subory
c.) do konzoly(dolna cast okna) napisat vsim a v otvorenom okne dvakrat klitknut na testovaci subor
d.) do konzoly napisat view wave
e.) presunut signaly z lavej strany okna do grafu
f.) play

Enjoy it!

roman5555

#82
26.01.2010, 21:38:47
super dakujem casso  :thumbs-up:

DeViLvs

#83
27.01.2010, 06:30:11
pocujte, da sa stihnut spravit skusku za 50min? lebo o 7:30 mam NCS a 8:30 TI. Ako to je s vyhodnotenim, caka sa na nieco, alebo priebezne Baca kontroluje?

d3xter

#84
27.01.2010, 21:11:25
Quote from: DeViLvs on  27.01.2010, 06:30:11
pocujte, da sa stihnut spravit skusku za 50min? lebo o 7:30 mam NCS a 8:30 TI. Ako to je s vyhodnotenim, caka sa na nieco, alebo priebezne Baca kontroluje?

neviem ci si bol uz dnes a tato informacia ti je zbytocna ale:

ja som to cele robil asi hodinu, lebo mi najskor blbla simulacia a potom som musel upravit tester.
baca mi to skontroloval ked som si ho zavolal. zadanie som mu potom musel este poslat na mail.
inak mal na salame. internet sa mohol pouzivat veselo, takze pohodicka. A 92 :D

DeViLvs

#85
28.01.2010, 01:09:48
dik moc, dajak to proste musim narychlo zbuchat. dolezite je asi nezaseknut sa niekde.

Casso

#86
28.01.2010, 03:57:40
Quote from: DeViLvs on  28.01.2010, 01:09:48
dik moc, dajak to proste musim narychlo zbuchat. dolezite je asi nezaseknut sa niekde.
Ja som to vpoho zvladol za cca 35 minut. Zvysok casu som cital lamer.cz bo profak niekam odbehol

roman5555

#87
03.02.2010, 14:59:47
pomozte aky je to prvok M2 ???

johnyo13

#88
03.02.2010, 15:01:48
modulo 2 alebo (inac povedane) neekvivalencia (XOR)...
☼Ѿ☼ ... ☼Ѿ☼

roman5555

#89
03.02.2010, 15:08:33
a aky je to prvok v FPGAdv ????

johnyo13

#90
03.02.2010, 15:11:53
no sak XOR (alebo exclusive OR).. ci tam taky nie je? ja som uz ten program odinstaloval...
☼Ѿ☼ ... ☼Ѿ☼

roman5555

#91
03.02.2010, 15:20:02
a nevies mi nejakym sposobom pomoct s testovacim suborom ?
Print
Go Up Pages 1 2 3 4
User actions